PCMOS ムーアの法則の黄昏に向けて

物性の絡むデバイスの基礎的な研究は実用化までに１０年単位の年月が必要なのに、ムーアの法則自体の終焉が既に　１５年　程度の近未来となりそうな今日この頃である。

とすると、着目するべきは延命技術な訳なのだが、あまり物性が絡まない技術で、シンプル故に応用が早そうな技術のひとつに　ＰＣＭＯＳ (probabilistic complementary metal-oxide semiconductor)　がある。

コンセプトは明快で、極端に言えば

ガチガチ厳密に計算するから、閾値も高くしなきゃいけないし、余分な回路も必要なんだけど、どうせほとんどの数値計算は誤差前提なんだから回路もテキトーでイイじゃん

実際、ムーアの法則に従って高密度化が進む半導体だが、各素子が明瞭な状態をとるためには、「高い電圧」が必要だったり、タイミング上の安定化リードタイムが必要だったり、アナログの目で見ると随所に、マージンが挿入されていることが解る。

PCMOS の提唱者である　Krishna V. Palem 　氏は、エラーの許容度妥当な範囲でを拡大することにより消費電力の低減や、計算の高速化が図れるのではないかと考えたわけだ。　また、今日、高い計算能力が求められている

３Ｄグラフィック
画像処理
信号処理

などは、もともと、入力数値と各計算過程そのものが誤差を前提としている。

提唱されてから何年かたつコンセプトなのだが、このたびようやく暗号関連のＡＳＩＣとして試験的な実装が完了したようである。

消費電力で１／３０を達成

PCMOS 自体は、既存のプロセスと物性的な違いはなく、設計マージンの違いであるため通常のロジカル回路との混載は行いやすい。

　ただし、デザインツールの整備が課題になっていくと思われるのだが、個人的には低消費電力の方向性で３次元実装を行かす方向に行って欲しいと思う。

貫通ビア PC graphine というと夢を語りすぎだろうか？